XCVU9P-2FLGA2104I – integrirana vezja, vdelana, FPGA (polje programirljivo polje vrat)

Načelo delovanja:
FPGA uporabljajo koncept, kot je niz logičnih celic (LCA), ki je interno sestavljen iz treh delov: nastavljivega logičnega bloka (CLB), vhodno-izhodnega bloka (IOB) in notranje povezave.Field Programmable Gate Arrays (FPGA) so programabilne naprave z drugačno arhitekturo kot tradicionalna logična vezja in nizi vrat, kot so naprave PAL, GAL in CPLD.Logika FPGA se izvaja z nalaganjem notranjih statičnih pomnilniških celic s programiranimi podatki, vrednosti, shranjene v pomnilniških celicah, določajo logično funkcijo logičnih celic in način, na katerega so moduli povezani med seboj ali z I/ O.Vrednosti, shranjene v pomnilniških celicah, določajo logično funkcijo logičnih celic in način, na katerega so moduli povezani med seboj ali z I/O, in na koncu funkcije, ki jih je mogoče implementirati v FPGA, kar omogoča neomejeno programiranje .

Zasnova čipa:
V primerjavi z drugimi vrstami zasnove čipov sta za čipe FPGA običajno potrebna višji prag in strožji osnovni tok zasnove.Zasnova mora biti zlasti tesno povezana s shemo FPGA, ki omogoča večji obseg posebne zasnove čipov.Z uporabo Matlaba in posebnih načrtovalskih algoritmov v C bi moralo biti mogoče doseči gladko preoblikovanje v vseh smereh in tako zagotoviti, da je v skladu s trenutnim glavnim razmišljanjem o oblikovanju čipov.Če je temu tako, se je običajno treba osredotočiti na urejeno integracijo komponent in ustrezen oblikovalski jezik, da zagotovimo uporabno in berljivo zasnovo čipa.Uporaba FPGA omogoča razhroščevanje plošče, simulacijo kode in druge sorodne načrtovalske operacije, da se zagotovi, da je trenutna koda napisana na način in da oblikovalska rešitev izpolnjuje posebne zahteve načrtovanja.Poleg tega je treba algoritmom načrtovanja dati prednost, da se optimizira zasnova projekta in učinkovitost delovanja čipa.Kot oblikovalec je prvi korak izdelava določenega modula algoritma, s katerim je povezana koda čipa.To je zato, ker vnaprej zasnovana koda pomaga zagotoviti zanesljivost algoritma in znatno optimizira celotno zasnovo čipa.Z razhroščevanjem celotne plošče in testiranjem simulacije bi moralo biti mogoče skrajšati čas cikla, porabljen za načrtovanje celotnega čipa pri izvoru, in optimizirati celotno strukturo obstoječe strojne opreme.Ta novi model zasnove izdelka se pogosto uporablja na primer pri razvoju nestandardnih vmesnikov strojne opreme.

Glavni izziv pri načrtovanju FPGA je seznaniti se s sistemom strojne opreme in njegovimi notranjimi viri, zagotoviti, da oblikovalski jezik omogoča učinkovito koordinacijo komponent ter izboljšati berljivost in izkoriščenost programa.To tudi postavlja visoke zahteve do oblikovalca, ki mora pridobiti izkušnje v več projektih, da izpolni zahteve.

 Zasnova algoritma se mora osredotočiti na razumnost, da se zagotovi končni zaključek projekta, da se predlaga rešitev problema na podlagi dejanskega stanja projekta in da se izboljša učinkovitost delovanja FPGA.Po določitvi algoritma bi bilo smiselno zgraditi modul, da bi kasneje olajšali oblikovanje kode.Vnaprej oblikovano kodo je mogoče uporabiti pri oblikovanju kode za izboljšanje učinkovitosti in zanesljivosti.Za razliko od ASIC-jev imajo FPGA krajši razvojni cikel in jih je mogoče kombinirati z zahtevami po načrtovanju za spremembo strukture strojne opreme, kar lahko podjetjem pomaga pri hitrem lansiranju novih izdelkov in izpolnjevanju potreb po razvoju nestandardnih vmesnikov, ko komunikacijski protokoli niso zreli.