(Novo in izvirno) Na zalogi 3S200A-4FTG256C IC čip XC3S200A-4FTG256C

Lastnosti izdelka

 Polje programabilnih vrat

 Aniz vrat, ki ga je mogoče programirati na terenu(FPGA) jeintegrirano vezjezasnovan tako, da ga po izdelavi konfigurira stranka ali oblikovalec – od tod tudi izrazterensko programabilna.Konfiguracija FPGA je na splošno podana z uporabo aopisni jezik strojne opreme(HDL), podobno tistemu, ki se uporablja za anaplikacijsko specifično integrirano vezje(ASIC).Sheme vezijso se prej uporabljali za določanje konfiguracije, vendar je to vse redkeje zaradi pojavaavtomatizacija elektronskega načrtovanjaorodja.

FPGA vsebujejo nizprogramabilen logični blokiin hierarhijo rekonfigurabilnih povezav, ki omogočajo povezovanje blokov skupaj.Logične bloke je mogoče konfigurirati za izvajanje kompleksnihkombinacijske funkcije, ali ravnajte tako preprostologična vratakotINinXOR.V večini FPGA vključujejo tudi logični blokispominski elementi, kar je lahko preprostonatikačiali več popolnih blokov pomnilnika.^[1]Številne FPGA je mogoče reprogramirati za izvajanje različnihlogične funkcije, ki omogoča prilagodljivorekonfigurabilno računalništvokot se izvaja vračunalniška programska oprema.

FPGA imajo izjemno vlogo privgrajeni sistemrazvoj zaradi njihove zmožnosti, da začnejo razvoj sistemske programske opreme hkrati s strojno opremo, omogočijo simulacije delovanja sistema v zelo zgodnji fazi razvoja in omogočijo različne sistemske poskuse in iteracije načrtovanja pred dokončanjem sistemske arhitekture.^[2]

Zgodovina[Uredi]

Industrija FPGA je vzklila izprogramabilni bralni pomnilnik(MATURANTSKI PROM) inprogramabilne logične naprave(PLD).Tako PROM kot PLD sta imela možnost programiranja v serijah v tovarni ali na terenu (programiranje na terenu).^[3]

Alteraje bilo ustanovljeno leta 1983 in je leta 1984 dobavilo prvo reprogramabilno logično napravo v industriji – EP300 –, ki je vsebovala kvarčno okno v paketu, ki je uporabnikom omogočalo, da na matrico osvetlijo ultravijolično svetilko, da izbrišejoEPROMcelice, v katerih je bila konfiguracija naprave.^[4]

Xilinxizdelal prvi komercialno uspešen terensko programirljivniz vratleta 1985^[3]– XC2064.^[5]XC2064 je imel programabilna vrata in programabilne povezave med vrati, zametke nove tehnologije in trga.^[6]XC2064 je imel 64 nastavljivih logičnih blokov (CLB) z dvema tremi vhodiiskalne tabele(LUT).^[7]

Leta 1987 jeNaval Surface Warfare Centerje financiral poskus, ki ga je predlagal Steve Casselman za razvoj računalnika, ki bi implementiral 600.000 reprogramabilnih vrat.Casselman je bil uspešen in leta 1992 je bil izdan patent, povezan s sistemom.^[3]

Altera in Xilinx sta nadaljevala brez izzivov in hitro rasla od leta 1985 do sredine 1990-ih, ko so se pojavili konkurenti, ki so spodkopali pomemben del njunega tržnega deleža.Do leta 1993 je Actel (zdajMicrosemi) je služil približno 18 odstotkov trga.^[6]

Devetdeseta leta prejšnjega stoletja so bila obdobje hitre rasti za FPGA, tako v sofisticiranosti vezij kot v obsegu proizvodnje.V zgodnjih devetdesetih letih so se FPGA uporabljali predvsem vtelekomunikacijeinmreženje.Do konca desetletja so FPGA našli svojo pot v potrošniške, avtomobilske in industrijske aplikacije.^[8]

Do leta 2013 so Altera (31 odstotkov), Actel (10 odstotkov) in Xilinx (36 odstotkov) skupaj predstavljali približno 77 odstotkov trga FPGA.^[9]

Podjetja, kot je Microsoft, so začela uporabljati FPGA za pospeševanje visoko zmogljivih, računalniško intenzivnih sistemov (kot je npr.podatkovnih centrovki upravljajo svojeIskalnik Bing), zaradizmogljivost na vatprednost zagotavljajo FPGA.^[10]Microsoft je začel uporabljati FPGA zapospešitiBing je leta 2014 in leta 2018 začel uvajati FPGA v drugih delovnih obremenitvah podatkovnih centrov za svojeAzurno računalništvo v oblakuplatforma.^[11]

Naslednje časovnice kažejo napredek v različnih vidikih oblikovanja FPGA:

Vrata

• 1987: 9000 vrat, Xilinx^[6]
• 1992: 600.000, Oddelek za pomorsko površinsko bojevanje^[3]
• Začetek 2000-ih: milijoni^[8]
• 2013: 50 milijonov, Xilinx^[12]

Velikost trga

• 1985: Prva komercialna FPGA: Xilinx XC2064^[5][6]
• 1987: 14 milijonov dolarjev^[6]
• c.1993: >385 milijonov dolarjev^{[6][neuspešno preverjanje]}
• 2005: 1,9 milijarde dolarjev^[13]
• Ocene za leto 2010: 2,75 milijarde dolarjev^[13]
• 2013: 5,4 milijarde dolarjev^[14]
• Ocena za leto 2020: 9,8 milijarde dolarjev^[14]

Oblikovanje se začne

Azačetek oblikovanjaje nova zasnova po meri za implementacijo na FPGA.

• 2005: 80.000^[15]
• 2008: 90.000^[16]

Oblikovanje[Uredi]

Sodobne FPGA imajo velike virelogična vratain bloki RAM za izvajanje kompleksnih digitalnih izračunov.Ker načrti FPGA uporabljajo zelo visoke hitrosti V/I in dvosmerne podatkeavtobusi, postane izziv preveriti pravilen čas veljavnih podatkov v času nastavitve in času zadrževanja.

Tlorisna ureditevomogoča dodeljevanje virov znotraj FPGA za izpolnjevanje teh časovnih omejitev.FPGA se lahko uporabijo za izvajanje katere koli logične funkcije, ki jeASIClahko opravlja.Možnost posodobitve funkcionalnosti po pošiljanju,delna ponovna konfiguracijadela zasnove^[17]in nizki enkratni stroški inženiringa v primerjavi z zasnovo ASIC (ne glede na splošno višje stroške na enoto) ponujajo prednosti za številne aplikacije.^[1]

Nekatere FPGA imajo poleg digitalnih tudi analogne funkcije.Najpogostejša analogna funkcija je programabilnaUbi stopnjana vsakem izhodnem zatiču, kar omogoča inženirju, da nastavi nizke stopnje na rahlo obremenjenih zatičih, ki bi sicerprstanozparnesprejemljivo in nastaviti višje stopnje na močno obremenjenih zatičih na hitrih kanalih, ki bi sicer delovali prepočasi.^[18][19]Pogosti so tudi kremenčevikristalni oscilatorji, uporovno-kapacitivni oscilatorji na čipu infazno zaklenjene zankez vdelanimnapetostno krmiljeni oscilatorjiuporablja se za generiranje in upravljanje ure ter za hitri serializator-deserializer (SERDES) oddajne ure in obnovitev ure sprejemnika.Dokaj pogosti so diferencialniprimerjalnikina vhodnih zatičih, namenjenih za povezavodiferencialno signalizacijokanalov.Nekaj ​​"mešani signalFPGA imajo vgrajeno periferijoanalogno-digitalni pretvorniki(ADC) indigitalno-analogni pretvorniki(DAC) z analognimi bloki za prilagajanje signala, ki jim omogočajo delovanje kot asistem-na-čipu(SoC).^[20]Takšne naprave zabrišejo mejo med FPGA, ki nosi digitalne enice in ničle na svoji notranji programljivi povezovalni strukturi, interensko programabilno analogno polje(FPAA), ki prenaša analogne vrednosti na svojem notranjem programabilnem povezovalnem omrežju.

Logični bloki [Uredi]

Glavni članek:Logični blok

Poenostavljen primer ilustracije logične celice (LUT –Iskalna tabela, FA –Poln seštevalnik, DFF –Natikač tipa D)

Najpogostejša arhitektura FPGA je sestavljena iz nizalogični bloki(imenovani nastavljivi logični bloki, CLB-ji ali bloki logičnih nizov, LAB-ji, odvisno od prodajalca),V/I ploščicein usmerjevalne kanale.^[1]Na splošno imajo vsi usmerjevalni kanali enako širino (število žic).Več V/I ploščic se lahko prilega višini ene vrstice ali širini enega stolpca v nizu.

»Aplikacijsko vezje je treba preslikati v FPGA z ustreznimi viri.Medtem ko je potrebno število CLB/LAB in V/I enostavno določiti iz zasnove, se lahko število potrebnih usmerjevalnih poti precej razlikuje tudi med zasnovami z enako količino logike.(Na primer, aprečno stikalozahteva veliko več usmerjanja kot asistolični nizz enakim številom vrat.Ker neuporabljene usmerjevalne poti povečajo stroške (in zmanjšajo zmogljivost) dela, ne da bi zagotovile kakršne koli koristi, poskušajo proizvajalci FPGA zagotoviti ravno dovolj sledi, da bo večina modelov ustrezala glede naiskalne tabele(LUT) in V/I so lahkopreusmerjen.To je določeno z ocenami, kot so tiste, ki izhajajo izPravilo najemnineali s poskusi z obstoječimi dizajni."^[21]Od leta 2018 daljeomrežje na čipurazvijajo se arhitekture za usmerjanje in medsebojno povezovanje.^{[citat potreben]}

Na splošno je logični blok sestavljen iz nekaj logičnih celic (imenovanih ALM, LE, rezina itd.).Tipična celica je sestavljena iz LUT s 4 vhodi, apolni seštevalnik(FA) in aNatikač tipa D.Ti so lahko razdeljeni na dve LUT s tremi vhodi.noternormalen načinti so združeni v 4-vhodni LUT prek prvegamultiplekser(mux).noteraritmetikanačinu se njihovi izhodi dovajajo v seštevalnik.Izbira načina je programirana v drugem muxu.Izhod je lahko bodisisinhronoozasinhroni, odvisno od programiranja tretjega muxa.V praksi so celoten ali deli seštevalnikashranjeni kot funkcijev LUT, da bi prihraniliprostora.^[22][23][24]

Trdi bloki [Uredi]

Sodobne družine FPGA razširijo zgornje zmogljivosti, da vključujejo funkcionalnost višje ravni, pritrjeno na silicij.Če so te skupne funkcije vdelane v vezje, se zmanjša zahtevana površina in tem funkcijam omogoči večja hitrost v primerjavi z gradnjo iz logičnih primitivov.Primeri teh vključujejomultiplikatorji, generičnoDSP bloki,vgrajeni procesorji, visokohitrostno V/I logiko in vgrajenospomini.

FPGA višjega razreda lahko vsebujejo visoko hitrostmulti-gigabitne sprejemnikeintrda IP jedrakot naprimerprocesorska jedra,Ethernet srednje enote za nadzor dostopa,PCI/PCI Expresskrmilniki in krmilniki zunanjega pomnilnika.Ta jedra obstajajo poleg programabilne tkanine, vendar so zgrajena iztranzistorjinamesto LUT-ov, tako da imajo raven ASICizvedbainporaba energijebrez porabe znatne količine virov tkanine, pri čemer ostane več tkanine proste za logiko, specifično za aplikacijo.Večgigabitni oddajniki-sprejemniki vsebujejo tudi visokozmogljivo analogno vhodno in izhodno vezje skupaj s hitrimi serializatorji in deserializatorji, komponentami, ki jih ni mogoče sestaviti iz LUT-jev.Funkcionalnost fizičnega sloja višje ravni (PHY), kot je nprkodiranje vrsticse lahko implementira ali pa ne poleg serializatorjev in deserializatorjev v trdi logiki, odvisno od FPGA.