Logične in japonke-SN74LVC74APWR

JaponkeinZapahso običajne digitalne elektronske naprave z dvema stabilnima stanjema, ki ju je mogoče uporabiti za shranjevanje informacij, en flip-flop ali zapah pa lahko shrani 1 bit informacije.

Flip-Flop (skrajšano kot FF), znan tudi kot bistabilna vrata, znan tudi kot bistabilni flip-flop, je digitalno logično vezje, ki lahko deluje v dveh stanjih.Japonke ostanejo v svojem stanju, dokler ne prejmejo vhodnega impulza, znanega tudi kot sprožilec.Ko je prejet vhodni impulz, izhod flip-flopa spremeni stanje v skladu s pravili in nato ostane v tem stanju, dokler ne prejme drugega sprožilca.

Zapah, občutljiv na nivo impulza, spremeni stanje pod nivojem taktnega impulza, zapah je nivojsko sprožena pomnilniška enota, delovanje shranjevanja podatkov pa je odvisno od vrednosti nivoja vhodnega signala, le ko je zapah v omogočili, se bo izhod spremenil z vnosom podatkov.Zapah se razlikuje od flip-flopa, ne zaklepa podatkov, signal na izhodu se spreminja z vhodnim signalom, tako kot signal, ki gre skozi medpomnilnik;ko signal zapaha deluje kot zapah, so podatki zaklenjeni in vhodni signal ne deluje.Zapah se imenuje tudi transparentni zapah, kar pomeni, da je izhod pregleden za vhod, ko ni zapahnjen.

Razlika med zapahom in flip-flopom
Zapah in flip-flop sta binarni pomnilniki s pomnilniško funkcijo, ki sta eni izmed osnovnih naprav za sestavljanje različnih časovnih logičnih vezij.Razlika je v tem, da je zapah povezan z vsemi njegovimi vhodnimi signali, ko se vhodni signal spremeni, se zapah spremeni, ni ure terminala;flip-flop nadzira ura, le ko se ura sproži za vzorčenje trenutnega vhoda, ustvari izhod.Seveda, ker sta tako zapah kot flip-flop časovna logika, izhod ni povezan samo s trenutnim vhodom, temveč tudi s prejšnjim izhodom.

1. zapah se sproži z nivojem, ne s sinhronim krmiljenjem.DFF se sproži z robom ure in sinhronim krmiljenjem.

2、zapah je občutljiv na vhodni nivo in nanj vpliva zakasnitev ožičenja, zato je težko zagotoviti, da izhod ne povzroča robov;Manj verjetno je, da bo DFF povzročil brazde.

3. Če za izgradnjo zapaha in DFF uporabljate vezja vrat, zapah porabi manj virov vrat kot DFF, ki je boljše mesto za zapah kot DFF.Zato je integracija uporabe zapaha v ASIC višja od DFF, vendar je v FPGA ravno nasprotno, ker v FPGA ni standardne enote zapaha, obstaja pa enota DFF in LATCH potrebuje več kot en LE, da se realizira.zapah se sproži na nivoju, kar je enakovredno koncu omogočanja, po aktivaciji (v času nivoja omogočanja) pa je enakovredno žici, ki se spreminja z Izhod se spreminja z izhodom.V neomogočenem stanju je ohraniti prvotni signal, ki ga je mogoče videti in flip-flop razliko, v resnici velikokrat zapah ni nadomestek za ff.

4 bo zapah postal izjemno zapletena statična časovna analiza.

5, se zapah trenutno uporablja samo v zelo zmogljivem vezju, kot je Intelov CPE P4.FPGA ima zaskočno enoto, registrsko enoto je mogoče konfigurirati kot zaskočno enoto, v priročniku xilinx v2p bo konfigurirana kot enota za zapah/register, priloga je strukturni diagram polovične rezine xilinx.Drugi modeli in proizvajalci FPGA niso šli preverjat.--Osebno menim, da se lahko xilinx neposredno ujema z altero, morda je več težav, nekaj LE, ki jih je treba storiti, vendar ni mogoče vsako rezino naprave xilinx konfigurirati tako, edini alterin vmesnik DDR ima posebno zaskočno enoto, na splošno samo pri zasnovi zapaha bo uporabljeno vezje visoke hitrosti.alterina LE nima strukture zapaha in preverite sp3 in sp2e, drugih pa ne preverite, v priročniku piše, da je ta konfiguracija podprta.Izraz wangdian o alteri je pravi, alterinega ff ni mogoče konfigurirati za zapah, uporablja iskalno tabelo za izvajanje zapaha.

Splošno pravilo oblikovanja je: izogibajte se zapahu pri večini modelov.to vam bo omogočilo oblikovanje časa je končano, in je zelo skrit, ne-veteran ne more najti.največja nevarnost je, da ne filtrirate robov.To je izjemno nevarno za naslednjo stopnjo vezja.Torej, dokler lahko uporabljate D flip-flop mesto, ne uporabljajte zapaha.