Novo izvirno XC18V04VQG44C Spot Stock FPGA Field Programmable Gate Array Logic IC Chip integrirana vezja

Lastnosti izdelka

Dokumenti in mediji

Okoljske in izvozne klasifikacije

Dodatni viri

Pomnilnik Xilinx – Konfiguracijski programi za FPGA

Xilinx predstavlja serijo XC18V00 programirljivih konfiguracijskih modulov PROM v sistemu (slika 1).Naprave v tej družini 3,3 V vključujejo 4-megabitni, 2-megabitni, 1-megabitni in 512-kilobitni PROM, ki zagotavljajo preprosto uporabo in stroškovno učinkovito metodo za reprogramiranje in shranjevanje konfiguracijskih bitnih tokov Xilinx FPGA.

Ko je FPGA v načinu Master Serial, ustvari konfiguracijsko uro, ki poganja PROM.Kratek čas dostopa po tem, ko sta CE in OE omogočena, so podatki na voljo na zatiču PROM DATA (D0), ki je povezan z zatičem FPGA DIN.Novi podatki so na voljo kratek dostopni čas po vsakem naraščajočem robu ure.FPGA ustvari ustrezno število taktnih impulzov za dokončanje konfiguracije.Ko je FPGA v podrejenem serijskem načinu, PROM in FPGA taktirata zunanja ura.

Ko je FPGA v načinu Master Select MAP, FPGA ustvari konfiguracijsko uro, ki poganja PROM.Ko je FPGA v načinu Slave Parallel ali Slave Select MAP, zunanji oscilator ustvari konfiguracijsko uro, ki poganja PROM in FPGA.Ko sta CE in OE omogočena, so podatki na voljo na zatičih PROM DATA (D0-D7).Novi podatki so na voljo kratek dostopni čas po vsakem naraščajočem robu ure.Podatki so sinhronizirani v FPGA na naslednjem naraščajočem robu CCLK.Prosto delujoči oscilator se lahko uporablja v načinih Slave Parallel ali Slave Select MAP.

Več naprav je mogoče kaskadno povezati z uporabo izhoda CEO za krmiljenje vhoda CE naslednje naprave.Urni vhodi in DATA izhodi vseh PROM-jev v tej verigi so med seboj povezani.Vse naprave so združljive in jih je mogoče kaskadno povezovati z drugimi člani družine ali z enkratno programabilno serijsko družino PROM XC17V00.