Integrirano vezje IC čipi na enem mestu kupite EPM240T100C5N IC CPLD 192MC 4.7NS 100TQFP
Lastnosti izdelka
VRSTA | OPIS |
Kategorija | Integrirana vezja (IC) Vdelano CPLD (kompleksne programabilne logične naprave) |
Proizvajalec | Intel |
serija | MAX® II |
Paket | Pladenj |
Standardni paket | 90 |
Stanje izdelka | Aktiven |
Programabilni tip | V sistemu, ki ga je mogoče programirati |
Čas zakasnitve tpd(1) Max | 4,7 ns |
Napajalna napetost – notranja | 2,5 V, 3,3 V |
Število logičnih elementov/blokov | 240 |
Število makrocelic | 192 |
Število V/I | 80 |
delovna temperatura | 0°C ~ 85°C (TJ) |
Vrsta namestitve | Površinska montaža |
Paket/kovček | 100-TQFP |
Paket naprave dobavitelja | 100-TQFP (14×14) |
Osnovna številka izdelka | EPM240 |
Cena je bila ena glavnih težav, s katerimi se soočajo 3D pakirani čipi, Foveros pa bo prvič, da jih bo Intel izdelal v velikih količinah, zahvaljujoč svoji vodilni tehnologiji pakiranja.Intel pa pravi, da so čipi, proizvedeni v paketih 3D Foveros, izjemno cenovno konkurenčni standardnim dizajnom čipov – in so v nekaterih primerih morda celo cenejši.
Intel je čip Foveros zasnoval tako, da je čim cenejši in še vedno izpolnjuje cilje glede zmogljivosti, ki jih je zastavilo podjetje – je najcenejši čip v paketu Meteor Lake.Intel še ni delil hitrosti medpovezave/osnovne ploščice Foveros, vendar je dejal, da lahko komponente delujejo pri nekaj GHz' v pasivni konfiguraciji (izjava, ki nakazuje obstoj aktivne različice vmesne plasti, ki jo Intel že razvija ).Tako Foveros ne zahteva, da načrtovalec sklepa kompromise glede pasovne širine ali omejitev zakasnitve.
Intel prav tako pričakuje, da se bo zasnova dobro prilagajala v smislu zmogljivosti in stroškov, kar pomeni, da lahko ponudi specializirane zasnove za druge tržne segmente ali različice visoko zmogljive različice.
Stroški naprednih vozlišč na tranzistor rastejo eksponentno, ko se postopki silicijevih čipov približujejo svojim mejam.Oblikovanje novih modulov IP (kot so V/I vmesniki) za manjša vozlišča ne zagotavlja velike donosnosti naložbe.Zato lahko ponovna uporaba nekritičnih ploščic/vezkov na 'dovolj dobrih' obstoječih vozliščih prihrani čas, stroške in razvojne vire, da ne omenjamo poenostavitve postopka testiranja.
Pri posameznih čipih mora Intel zaporedoma testirati različne elemente čipov, kot so pomnilnik ali vmesniki PCIe, kar je lahko dolgotrajen postopek.Nasprotno pa lahko proizvajalci čipov sočasno testirajo tudi majhne čipe, da prihranijo čas.pokrovi imajo tudi prednost pri oblikovanju čipov za posebne razpone TDP, saj lahko oblikovalci prilagodijo različne majhne čipe, da ustrezajo njihovim oblikovalskim potrebam.
Večina teh točk se sliši znano in vsi so isti dejavniki, ki so AMD leta 2017 pripeljali do nabora čipov. AMD ni bil prvi, ki je uporabil zasnove na osnovi čipov, vendar je bil prvi večji proizvajalec, ki je uporabil to filozofijo oblikovanja za množične proizvodnje sodobnih čipov, do česar je Intel očitno prišel nekoliko pozno.Vendar pa je Intelova predlagana tehnologija 3D pakiranja veliko bolj zapletena od AMD-jeve organske vmesne plasti zasnovane zasnove, ki ima tako prednosti kot slabosti.
Razlika se bo sčasoma odrazila v končnih čipih, pri čemer Intel pravi, da bo novi 3D zložen čip Meteor Lake predvidoma na voljo leta 2023, Arrow Lake in Lunar Lake pa bosta na voljo leta 2024.
Intel je tudi povedal, da naj bi bil superračunalniški čip Ponte Vecchio, ki bo imel več kot 100 milijard tranzistorjev, srce Aurore, najhitrejšega superračunalnika na svetu.