(Elektronske komponente) 5V927PGGI8

Kratek opis:

Pošljite nam e-pošto Prenesite preglednico

Podrobnosti o izdelku

Oznake izdelkov

Lastnosti izdelka

VRSTA	OPIS
Kategorija	Integrirana vezja (IC) Ura/časovno merjenje Taktni generatorji, PLL-ji, frekvenčni sintetizatorji
Proizvajalec	Renesas Electronics America Inc
serija	-
Paket	Trakovi in koluti (TR)
Stanje izdelka	Zastarelo
Vrsta	Generator ure
PLL	Da z Bypassom
Vnos	LVTTL, kristal
Izhod	LVTTL
Število vezij	1
Razmerje – vhod: izhod	2:4
Diferencial – Vhod: Izhod	ne/ne
Frekvenca – Maks	160MHz
Delilnik/množilnik	da/ne
Napetost – Napajanje	3V ~ 3,6V
delovna temperatura	-40°C ~ 85°C
Vrsta namestitve	Površinska montaža
Paket/kovček	16-TSSOP (0,173″, 4,40 mm širina)
Paket naprave dobavitelja	16-TSSOP
Osnovna številka izdelka	IDT5V927

Dokumenti in mediji

VRSTA VIR	POVEZAVA
Podatkovni listi	IDT5V927
Zastarelost PCN/EOL	Revizija 23/dec/2013 Več naprav 28. oktober 2013
Podatkovni list HTML	IDT5V927

Okoljske in izvozne klasifikacije

ATRIBUT	OPIS
Raven občutljivosti na vlago (MSL)	1 (neomejeno)
Status REACH	REACH Nespremenjeno
ECCN	EAR99
HTSUS	8542.39.0001

Dodatni viri

ATRIBUT	OPIS
Druga imena	5V927PGGI8
Standardni paket	4.000

Podrobnosti produkta
24-BITNI DIGITALNI PROCESOR SIGNALA

Motorola DSP56307, član družine DSP56300 programirljivih digitalnih signalnih procesorjev (DSP), podpira brezžične infrastrukturne aplikacije s splošnimi operacijami filtriranja.Koprocesor z izboljšanim filtrom na čipu (EFCOP) obdeluje algoritme filtrov vzporedno z delovanjem jedra, s čimer poveča skupno zmogljivost in učinkovitost DSP.Tako kot drugi člani družine tudi DSP56307 uporablja visoko zmogljiv motor z enim taktnim ciklom na ukaz (kodo združljiv s priljubljeno jedrno družino Motorola DSP56000), sodčasti menjalnik, 24-bitno naslavljanje, predpomnilnik ukazov in krmilnik za neposredni dostop do pomnilnika, kot na sliki 1. DSP56307 ponuja zmogljivost pri 100 milijonih ukazov (MIPS) na sekundo z uporabo notranje ure 100 MHz z jedrom 2,5 V in neodvisno vhodno/izhodno močjo 3,3 V.

Pregled
Z uporabo stolpčne arhitekture ASMBL (Advanced Silicon Modular Block) druge generacije XC5VLX330T-3FFG1738I vsebuje pet različnih platform (poddružin), največjo izbiro, ki jo ponuja katera koli družina FPGA.Vsaka platforma vsebuje drugačno razmerje funkcij, ki ustrezajo potrebam najrazličnejših naprednih logičnih zasnov.Poleg najnaprednejše, visoko zmogljive logične strukture XC5VLX330T-3FFG1738I FPGA vsebujejo številne bloke sistemske ravni trdega IP, vključno z zmogljivimi 36-Kbitnimi bloki RAM/FIFO, drugo generacijo rezin 25 x 18 DSP, tehnologijo Select IO z vgrajeno v digitalno nadzorovani impedanci, vmesniških blokih sinhronega izvora Chip Sync, funkciji nadzora sistema,

LASTNOSTI
Visokozmogljivo jedro DSP56300
● 100 milijonov ukazov na sekundo (MIPS) s taktom 100 MHz pri jedru 2,5 V in 3,3 VI/O
● Objektna koda, združljiva z jedrom DSP56000
● Zelo vzporeden nabor navodil
● Podatkovno aritmetična logična enota (ALU)
- Popolnoma cevovodni 24 x 24-bitni vzporedni množitelj-akumulator
- 56-bitni vzporedni menjalnik (hiter premik in normalizacija; generiranje in razčlenjevanje bitnega toka)
- Pogojna ALU navodila
- 24-bitna ali 16-bitna aritmetična podpora pod programskim nadzorom
● Programska krmilna enota (PCU)
- Podpora za kodo, neodvisno od položaja (PIC).
- Načini naslavljanja, optimizirani za aplikacije DSP (vključno s takojšnjimi odmiki)
- Krmilnik predpomnilnika navodil na čipu
- Sklad strojne opreme, ki ga je mogoče razširiti s pomnilnikom na čipu
- Ugnezdene strojne DO zanke
- Prekinitve s hitrim samodejnim vračanjem
● Neposredni dostop do pomnilnika (DMA)
- Šest kanalov DMA, ki podpirajo notranje in zunanje dostope
- Eno-, dvo- in tridimenzionalni prenosi (vključno s krožnim medpomnilnikom)
- Prekinitve prenosa ob koncu bloka
- Proženje iz prekinitvenih linij in vseh perifernih naprav
● Fazno zaklenjena zanka (PLL)
- Omogoča spremembo faktorja delitve nizke moči (DF) brez izgube zaklepanja
- Izhodna ura z odpravo poševnosti
● Podpora za odpravljanje napak strojne opreme
- Modul za emulacijo na čipu (na CE).
- Skupna preskusna akcijska skupina (JTAG) testna dostopna vrata (TAP)
- Način sledenja naslovu odraža notranje dostope programskega RAM-a na zunanjih vratih